rust-kaze-td4

td4 implementation with kaze

このプロジェクトについて

このプロジェクトはRustで論理回路を記述するkazeを用いて，td4を実装したサンプルです． kazeで記述した論理回路はRustによるシミュレーションとVerilog-HDLへの変換が可能です． 本プロジェクトでも両出力を評価することが可能です．

実行方法

以下の手順で，vcdファイルとverilogファイルを出力します．

$ cargo run
$ ls trace.vcd 
trace.vcd
$ ls src/*.v
src/alu.v  src/decoder.v  src/memory.v  src/pc.v  src/register.v  src/selector.v  src/td4.v

vcdファイルの確認

varilogファイルによる論理合成

kazeが出力したverilogファイルにmisc/divider.vとmisc/top.vとを組み合わせ，実機にダウンロードした結果です．

参考

• kaze
• CPUの創りかた