Skip to content

Latest commit

 

History

History
7 lines (5 loc) · 232 Bytes

File metadata and controls

7 lines (5 loc) · 232 Bytes

Projeto de Sistemas Digitais - Relógio Digital

Consiste de um relógio/cronometro digital desenvolvido em Verilog para o chip FPGA Ciclone IV.

Rodar projeto

  1. Abrir o projeto usando o Quartus II
  2. Passar para a placa FPGA